Kiến trúc Mới - Sự hợp nhất khác biệt

Phân tích kiến trúc Zen 5

Khác với P-core và E-core không đồng nhất của Intel, kiến trúc Turin với khả năng đồng nhất về tập lệnh ISA và khác biệt về tối ưu hóa vật lý sẽ thay đổi rất lớn trên cục diện của Data Center. Zen 5 của AMD đã được chia ra làm hai biến thể riêng biệt:

• Zen 5:Tối ưu hóa cho tần số xung nhịp cao và hiệu năng đơn nhân tối đa. Sản xuất trên tiến trình 4nm, các lõi này có diện tích lớn hơn để tản nhiệt tốt hơn khi chạy ở xung nhịp cao
• Zen 5c: Dành riêng cho mật độ và hiệu quả năng lượng. Sản xuất trên tiến trình 3nm tiên tiến hơn, các lõi Zen 5c được thiết kế compact để giảm bớt diện tích dành cho cache L3 trên mỗi lõi và tối ưu layout transistor để đạt mật độ cao nhất. Kết quả là AMD có thể lắp đến 192 lõi vật lý vào cùng một socket SP5 mà không vượt quá giới hạn nhiệt.

Nhưng quan trọng hơn hết, cả Zen 5 và Zen 5c đều chạy cùng một tập lệnh, hỗ trợ đầy đủ AVX-512, và quan trọng nhất là đều hỗ trợ Siêu phân luồng. Điều này có nghĩa là từ góc độ phần mềm và hệ điều hành, không có sự phân biệt phức tạp nào cần phải xử lý. Một luồng chạy trên Zen 5 hay Zen 5c đều có cùng các tính năng.

Cải thiện hiệu suất trên mỗi chu kỳ lệnh

Đây có lẽ là sự cải tiến quan trọng nhất vì AMD đã thiết kế lại hoàn toàn các thành phần bên trong lõi Zen 5 như:

• Tăng độ rộng của đường ống lệnh.
• Cải thiện bộ phận dự đoán nhánh.
• Tăng tốc độ truy cập bộ nhớ đệm.

Từ đó cải thiện IPC trung bình 17% cho các tác vụ doanh nghiệp và đám mây và lên tới 37% cho các tác vụ AI và HPC. Điều này giải thích tại sao Turin đặc biệt vượt trội trong AI, vì nó có thể xử lý nhiều lệnh tính toán ma trận phức tạp hơn trong cùng một thời gian. 

Sự trở lại của tập lệnh AVX-512

Trên thế hệ Zen 4, AMD hỗ trợ AVX-512 thông qua kỹ thuật double-pumping trên đường dẫn dữ liệu 256-bit. Điều này có nghĩa là để thực hiện một lệnh vector 512-bit, bộ vi xử lý phải chia nó thành hai vi lệnh 256-bit và thực thi trong hai chu kỳ đồng hồ liên tiếp. Mặc dù cách này tiết kiệm diện tích die và năng lượng, nó không đạt được hiệu năng tối đa lý thuyết của AVX-512. Với Zen 5 trên Turin, AMD đã trang bị một đường dẫn dữ liệu dấu phẩy động chuẩn 512-bit.  Điều này cho phép CPU thực thi các lệnh vector 512-bit chỉ trong một chu kỳ xung nhịp đơn lẻ, tăng gấp đôi thông lượng tính toán vector so với Zen 4.

Sự thay đổi này cực kỳ quan trọng đối với các tác vụ như suy luận AI sử dụng lệnh VNNI mở rộng, mô phỏng động lực học chất lưu và phân tích tài chính. Đáng chú ý là AMD đã thiết kế để việc sử dụng AVX-512 không gây ra hiện tượng giảm xung nhịp, một vấn đề thường gặp trên các kiến trúc cũ của đối thủ để đảm bảo hiệu năng duy trì ổn định.

Nâng cấp về mở rộng bộ nhớ

Turin hỗ trợ đầy đủ cho tiêu chuẩn CXL 2.0 - Compute Express Link, đặc biệt là Type 3 Memory Devices.

Thông thường dung lượng RAM sẽ bị giới hạn bởi số khe DIMM vật lý trên bo mạch chủ. CXL 2.0 cho phép gắn thêm bộ nhớ thông qua các khe PCIe. Điều này cho phép mở rộng dung lượng bộ nhớ vượt xa giới hạn vật lý của DIMM, với độ trễ chỉ cao hơn một chút so với RAM nhưng thấp hơn nhiều so với SSD. Đối với các ứng dụng cơ sở dữ liệu bộ nhớ đệm như Redis, Memcached hoặc các mô hình AI cần nạp lượng dữ liệu khổng lồ vào bộ nhớ, CXL 2.0 trên EPYC Turin cho phép tách rời tài nguyên tính toán và tài nguyên bộ nhớ, giúp tối ưu hóa chi phí đầu tư.

Số lượng nhân và luồng khủng bố

AMD đã đẩy giới hạn phần cứng lên một tầm cao mới với thế hệ Turin - Tối đa 192 nhân và 384 luồng trên một con CPU Zen 5c.

Số lượng nhân khổng lồ này là yếu tố then chốt để xử lý các khối lượng công việc Scale Out chẳng hạn như:

• Mỗi nhân có thể cung cấp tài nguyên cho nhiều máy ảo cùng lúc, giúp tối đa hóa mật độ máy ảo trên mỗi máy chủ vật lý, giảm số lượng máy chủ cần thiết.
• Tối ưu hóa việc chạy hàng trăm container/microservices nhỏ.
• Xử lý các model AI lớn, cần phân tán việc tính toán qua nhiều lõi song song.

Còn đối với Zen 5, thông số đó sẽ được giảm bớt đi vào khoảng tầm 128 nhân 256 luồng để tăng xung nhịp lên cho phù hợp với những công việc cần tốc độ xử lý cao.

Các Data Center có được hưởng lợi từ CPU mới không?

Câu hỏi quan trọng được đặt ra cho dòng Turin là: Có thay đổi Data Center không và thế nào?. Câu trả lời là: Có, một sự thay đổi sâu sắc về vật lý và kinh tế.

Hợp nhất Máy chủ

• Các nghiên cứu TCO chỉ ra rằng một máy chủ EPYC 9005 có thể thay thế khoảng 4 đến 7 máy chủ Intel Xeon cũ thế hệ Cascade Lake 2019-2020 để đạt cùng mức hiệu năng.
• Việc thay thế 5 máy chủ cũ bằng 1 máy chủ mới giúp doanh nghiệp tiết kiệm chi phí bản quyền phần mềm - vốn thường tính theo số socket hoặc số lõi. Ngoài ra việc giảm số lượng thiết bị vật lý giúp giải phóng không gian rack cho các dự án mở rộng khác.

Sẵn sàng cho tương lai

• 12 Kênh DDR5 lên đến 6400 MT/s: Cung cấp băng thông bộ nhớ lớn hơn nhiều so với đối thủ, cực kỳ quan trọng cho các khối lượng công việc Data-intensive.
• PCIe 5.0 x128 và CXL 2.0: Cho phép kết nối các thiết bị ngoại vi tốc độ cao như GPU, FPGA, và bộ nhớ đệm mở rộng với độ trễ thấp nhất.

Chi phí vận hành được tối ưu

• Hiệu năng trên mỗi Watt vượt trội giúp giảm hóa đơn tiền điện. Ngoài ra chi phí quản lý, bảo trì và bản quyền phần mềm giảm theo tỷ lệ hợp nhất máy chủ.
• Một báo cáo từ Principled Technologies cho thấy việc thay thế hạ tầng cũ bằng EPYC 9005 có thể tiết kiệm tới 65% TCO trong vòng 3 năm nhờ cắt giảm chi phí năng lượng và bản quyền VMware/Database.

Kết luận

AMD EPYC Turin là sự kết hợp giữa kiến trúc Zen 5 đột phá, số nhân luồng kỷ lục và hiệu suất năng lượng vượt trội, không chỉ làm thay đổi cách Data Center được xây dựng mà còn trở thành nền tảng chính cho làn sóng Trí tuệ Nhân tạo thế hệ mới. Nếu quý khách hàng đang có hứng thú với dòng chip siêu cao cấp này, đừng ngần ngại liên hệ với Sicomp hoặc xem qua những dòng CPU AMD EPYC hiện đang phân phối chính hãng tại cửa hàng: [ CPU AMD WORKSTATION ]